

(11) Publication number:

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number.

63219368

(51) Intl. Cl.: H02M 3/155 H03F 3/68

(22) Application date:

31.08.88

(30) Priority:

(43) Date of application publication:

09.03.90

NEC CORP (71) Applicant:

(72) Inventor:

KOIKE HIRONORI

(84) Designated contracting

(74) Representative:


(54) SUPPLY VOLTAGE CONVERTER CIRCUIT

(57) Abstract:

PURPOSE: To reduce the consumed current of a supply voltage converter circuit at the time of not driving a large loading capacity such as that at a stand-by time, etc., by using said supply voltage converter circuit.

CONSTITUTION: An apparatus has two unit supply voltage converter circuits of a load driving circuit with a large load driving capacity, i.e., the first circuit having a PMISFETQ31 with a large conductance and a load driving circuit with a comparatively small driving capacity, i.e., the second circuit having a PMISFETQ32 with a small conductance, and signals ϕA1, ϕA2 controlling the activity/inactivity of each of said first and second circuits are inputted to these circuits. When a large load is driven, said signal ϕA1 is set at an appropriate level to activate the reference voltage generator circuit 11 and differential amplifier 21 of the first circuit. When a large load drive is unnecessary, the first circuit is inactivated by said signal ϕA1, while the second circuit is activated by said signal ϕA2 on the contrary to supply a constant voltage. Therefore, the consumed current of a differential amplifier 22 driving said load driving circuit also diminishes to enable reducing the consumed power.

COPYRIGHT: (C)1990, JPO& Japio



⑫ 公開 特 許 公報 (A) 平2-70264

50Int.Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)3月9日

H 02 M 3/155 H 03 F 3/68 W B 7829-5H 6751-5 J

審査請求 未請求 請求項の数 2 (全6頁)

69発明の名称

面源電圧変換回路

②特 顧 昭63-219368

20出 頭 昭63(1988)8月31日

700発明者

小 池

洋 紀

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内東京都港区芝 5 丁目33番 1 号

勿出 顯 人 日本電気株式会社

四代 理 人 弁理士 内 原 晉

明 網 看

1. 発明の名称

2. 券許請求の範囲

電源電圧変換回路

- (1) 基準電圧発生回路と、との基準電圧発生回路の出力を入力端子の一方に接続した差動増幅器と、この差動増幅器の出力を入力して負荷を駆動する負荷駆動回路とからなり、前記差動増幅器のもり一方の入力端子には前記負荷駆動回路の出力電圧を帰還接続した単位の電源電圧変換回路の出力端を共通接続して出力端子とし、駆動すべき負荷容量の大きさに応じて前記を数回路のりちいずれか1つあるいは複数を選択して所望の電源電圧を出力することを停留とする電源電圧変換回路。
- (2) 基準電圧発生回路が、その定常電流経路にス イッチ回路を設け、このスイッチ回路に割御信

号を印加するととにより、前記基準電圧発生回 路の活性/非活性を制御するようにしたもので 電源、支換 ある請求項1記載の基準電圧発生回路。

3. 発明の幹欄な説明

〔 産業上の利用分野〕

本発明は外部電源より与えられた電圧を変換して所定電圧を得る電源電圧変換回路に関する。

〔従来の技術〕

使来知られている差動増編器を用いた電源電圧 変換回路として、第10図に示す回路がある。と の電源電圧変換回路は、1986年10月発行の雑 誌「アイ・イー・イー・イー・ジャーナル・オブ ・ソリッド・ステート・サーキット(IEEE, Journal of Solid State Circuits)」、第 21巻第5号の608頁に示されている。との回 路は、まずFETQ11~Q19からなる基準電圧発 生回路1で、所望の基準電圧VBZFを発生する。 との基準電圧発生回路1でつくられた電圧VBZF は、FETQ2、Q3、Q4~Q3からなる差動増編 器2の反転入力増子に入力され、この意動増幅器2で電源電圧変換回路の出力電圧 Vour と電圧 VREF との差電圧を増幅する。この差動増幅器2の出力は負荷駆動回路3に入力される。この負荷駆動回路3は、ソースが電源電圧 Vcc に、ドレインが出力 Vour に接続され、ゲートに差動増幅器2からの出力が接続されたPチャネル型MISP BT (以下PMISFETという) Q 211 が用いられている。

この電源電圧変換回路の動作は次のように行われる。出力電圧 Vour が電圧値 Varr より低い時は、差動増幅器 2 の出力がロウレベルになり、負荷駆動回路 3 である PMISPET Qzoが導通して電流が供給され、出力電圧 Vour の電圧レベルが上がる。逆に、出力電圧 Vour のレベルが所望のレベルより高い時は 差動増幅器 2 の出力がハイレベルに 2 り負荷駆動回路 3 が非導強になり、出力電圧 Vour への電流の供給が止まる。このようにして出力電圧が基準電圧 Vary のレベルに保たれる。

くだけでよいような場合に適用する時には消費電 力の無駄となる。

また、電源電圧変換回路に用いられる基準電圧 発生回路1は定常電流バスが存在するので、電源 電圧変換回路内の単位電源電圧変換回路の数に応 じて多数の基準電圧発生回路が同時に用いられる とやはり消費電流の無駄につながる。

本発明の目的は、とのようを問題を解決し、大 負荷容量の駆動を必要としない場合に消費電力を 低減すると共に、基準電圧発生回路の消費電流の 低減をした電源電圧変換回路を提供することにあ る。

(課題を解決するための手段)

本発明の電源電圧変換回路の構成は、基準電圧 発生回路と、この基準電圧発生回路の出力を入力 輸子の一方に接続した整動増幅器と、この差動増 概器の出力を入力して負荷を駆動する負荷駆動回 路とからなり、前配整動増幅器のもう一方の入力 増子には前配負荷駆動回路の出力電圧を帰還接続 した単位の電源電圧変換四路を複数個備え、これ 第10図の電源電圧変換回路は、外部から与たられた電源電圧 Vec を変換して出力電圧 Vour をつくり、との出力電圧 Vour のレベルを任意の回路に供給するのである。

この電源電圧安換回路のうち基準電圧発生回路 1 には、第10回のようにPETQ::~Q::で構成された回路や、第11回のようにR:,R:の抵抗分割により基準電圧を得る回路等があるが、いずれの回路も定常電流パスが存在する。

(発明が解決しよりと寸課題)

このように従来の電源電圧変換回路で大きな容量を持つ負荷を駆動しようとした場合、負荷駆動 国路 3 を駆動能力の大きなものにする必要がある。その結果、差動増報器 2 も負荷駆動回路 3 に変更の結果、差動増報器 2 も負荷駆動回路 3 に変更の対象を持たせなどない。例えば電影が応じての増大を招く。このは、一般の駆動を要する期間がメロリの全動作のうちのある一期間であり、その期間では比較的小さな容量を運圧に保ってか

ら複数の単位電源電圧変換回路の出力増を共通接 続して出力増子とし、駆動すべき負荷容量の大き さに応じて前配複数回路のうちいずれか1 つある いは複数を選択して所望の電源電圧出力すること を特徴とする。

(作用)

本発明の電源電圧変換回路によれば、大負荷容量 監動を要する時には駆動能力の大きい負荷駆動 国路を持つ単位電源電圧変換回路で所望の出力 電圧を得、それ以外の比較的小さい負荷容量 器中 あるいは差動増幅器と負荷駆動回路の両方の取動を中に設けたスイッチを切り換えることにより、駆動能力の小さい負荷駆動回路を持つ単位電源電圧変換回路で所望の出力電圧を得ているので、大負配路の駆動をしない時に消費電力で所望の定電圧を出力するとができる。

また、単位電源電圧変換回路を差動増幅器中あるいは差動増幅器と負荷駆動回路の両方の中に設けたスイッチによって非活性化した際に、回時に

基準は圧発生回路も内部に設けたスイッチ回路に 入れた制御個母により非活性化して、低消費電力 化がはかられる。

(実施例)

次に、本発明の電源電圧変換回路及び基準電圧 発生回路の実施例について図面を用いて説明する。

第1図は本発明の一実施例の回路図であり、基準電圧発生回路11,12、差動増幅器21,22、かよびPMISFETQ31,Q32からなる負荷駆動回路とから構成される。差動増幅器21,22の一方の入力場子に基準電圧発生回路11,12からの出力VBEF、もう一方の入力場子に、この電源電圧変換回路の出力電圧Vourの帰還信号が入力され、また差動増幅器21,22の出力は負荷駆動回路であるPMISFETQ31,Q32のゲートに入力されて単位電源電圧変換回路を構成している。との単位電源電圧変換回路を構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路は出力端子10で2台並列に接続され、電圧Vourを出力する。なか、基準電圧発生回路11,12は、必要な基準電圧を与える回路であればどのよりな形式の回路

を制御する信号 4点1 , 4A2 が入力される。

差動増縮器への制御個号 f u の導入方法の一例 を、第2関により説明する。関では、ソースを接 地し、ドレインをソースカップルの差動入力部ト ランジスタQ g , Q g のソースに接続したNMIS PET Q u を有し、とのNMISFET Q u のゲー

でもよい。

本実施例に用いられる差動増幅器 2 1 , 2 2 は、一例として第 2 図に示す回路がある。 この回路は、一般にカレント i ラー型と呼ばれるタイプの差動増幅器である。また、負荷駆動回路 3 としては、PMISFETが用いられているが、この PMISFBTに限るととはなく、Nティネル型 MISFET (以下 NMISFBT という) ヤバイポーラトランツスタ、あるいは複数の素子よりなる回路が用いられる。

とれら蒸準電圧発生回路、整動増幅器、負荷駆動回路についての説明は以下のすべての実施例に ついて共通にあてはまることである。

第1図の実施例では、負荷駆動能力の大きい負荷駆動回路、いいかえるとコンダクタンスの大きいPMISFETQa1を有する第1の回路と、駆動能力の比較的小さい負荷駆動回路、すなわちコンダクタンスの小さいPMISFETQa2を有する第2の回路との2個の単位電源電圧変換回路を有し、これら第1,第2の回路には各々の活性/非活性

トに制御信号 ØA を入れ、回路活性化の時にはØA をハイレベルにしてNMISFBTQ」を導通させ、 非活性化の時にはØA をロウレベルにしてNMI FBTQ」を非導通にする。とのように回路の活 性/非活性を制御することができるが、差動増組 器の形式が変われば信号による制御の方法も変わる。

とのように、本実施例の電源電圧変換回路は駆動しをければならない負荷の大きさに対応する適当な負荷駆動回路を用いて定電圧 Vour を出力するので、一つの電源電圧変換回路により定電圧を出力する場合に比べ低消費電力で動作を行わせることができる。

第3図は本発明の第2の実施例の回路図であり、 第2の回路の方の整動増幅器22を制御する信号 \$42をなくし、との第2の回路を常に活性化させ てかくものである。との場合、スタンパイ時等に 駆動しなければならない負荷が小さいために第2 の回路2の負荷駆動能力が小さくて済み、その結 果前受促進が小さい場合には、制御信号が少なく なるという利点がある。

第4図は本発明の第3の実施例の回路図で、n個(n≥2)の単位電源電圧変換回路を並列に接続した例である。それぞれの基準電圧発生回路11~1 n、整動増幅器21~2 n かよびPMISP ETQ31~Q3nを有し、駆動しなければならない負荷の容量値が数段階に分かれている時等に、それぞれの負荷容量値にあわせた負荷駆動回路を持つ単位電源電圧変換回路を切り替えて使用するものである。

第5図は本発明の第4の奥施例の回路図で、負荷駆動回路3を非活性時に確実に遮断する回路を設けたものである。具体的には、ソースを外部電源Vccに、ドレインを負荷駆動回路であるPMISPBTQsi,Qsiのゲートに接続し、ゲートにその制御信号がsi(i:正の整数)を入れたPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。このPMISFBTQsi,Qsiを設けている。必に単位にてQsi,Qsiを非導通にしてかく。逆に単位

た時、信号 * 1 をハイレベルにして基準電圧発生回路を非活性化し、定常電流パスを遮断するととによって電流を確さないようにする。この第1の回路が活性化された時には信号 * 8 をロクレベルにして基準電圧発生回路を活性化し、電源電圧変換回路を動作させる。こうして、単位電源電圧変換回路が使用されない時に基準電圧発生回路 * 3 をとかできる。これは、例えば、第4回のように多数の単位電源電圧変換回路が同時に見かられる際に特に有効である。なか、基準電波発生回路の活性/非活性を創御するスイッチ回路は第7回のタイプのものに限らない。

第8図は本発明の第7の実施例の回路図で、第7図のスイッチ図はQisをNMISFETQisにした例である。この構成では個御の仕方が変わり、基準電圧発生回路を非活性とする時には∮Bをロウレベルとし、活性化する時には∮Bをハイレベルとすればよい。

・ 至明 第9図は本典証例の第8の実施例の基準電圧発 電源電圧変換回路が非選択となった場合化は、信号がmiをロウレベル化してPMISFSTQ41,Q42を導通させ、負荷駆動回路のPMISPETQ31,Q32のゲートをハイレベルとし、当該単位電源は圧変換回路を完全化非活性とする。なお信号がmilは信号がmilと同じでもよいし別の信号であってもよい。

第6図は本発明の第5の実施例の回路図で、負荷駆動回路3をPMISFBTQ31,Q32でなくバイボーラトランジスタQ31,Q22にした例である。

第7個は本発明の第8の実施例の回路図で、第 11図B1, B2の抵抗分割による基準包圧発生 回路に適用し、基準電圧発生回路の定常電流パス にスイッチ回路であるPMISFBTQ13を設け、 制御信号が20によりこの回路の活性/非活性を制 御できるようにしたものである。

本実施例の電源電圧変換圏路を用いる際、例えば第1図の基準電圧発生回路に本実施例の基準電 圧発生回路を使用した場合について説明する。第 1図で信号 Ø A1により第1の網路が非活性化され

生国路の国路関で、第10図のFETQ11, Q11の代りに、ゲート制御信号が2を接続したFETQ11, Q12が用いられたものである。第9図と第10図を比較するとわかるように、新たにスイッチ国路としてトランジスタを付加しなくとも、既に基準電圧発生国路内のトランジスタのゲートに制御信号が2を入れて本発明を実現することもできる。

(発男の効果)

以上説明したように、本発明の電源電圧変換回路を用いることにより、スタンパイ時等の大きな 負荷容量を駆動しない時の電源電圧変換回路の消費電流を大幅に削減することができる。

また、本発明の電源電圧変換回路をメモリに適用したシミュレーション結果によると、差動増幅 器部分の消費電流は増幅器内のソースを接地し、 ドレインをソースカップルの差動入力部トランジスタのソースに接続したMISFET(Qi)のゲート幅Wにほぼ比例しているので、従来の電源電圧変換回路に比べて、スタンパイ時に電源電圧変換

特開平2-70264(5)


回路の登動増電器のサイズが小さくなった割合だけ消費電流が小さくなるという効果が得られる。また、スイッチ回路により切替えられる基準電圧発生回路を用いることにより、多数の基準電圧発生回路を用いる必要が生じた場合にも、使用していない基準電圧発生回路の定常電流をなくして低消費電力化をはかられるという効果がある。


4. 図面の簡単な説明

第1図は本発明の一突施例の回路プロック図、 第2図は第1図に用いる差動増幅器の一例の回路 図、第3図~第6図は本発明の第2~第5の実施 例の回路プロック図、第7図~第9図は第1図の 基準電圧発生回路の三例を示す回路図、第10図 は従来例の電源電圧変換回路の回路図、第11図 は従来の抵抗分割による基準電圧発生回路の図で ある。

1,11,12---1 n ······ 基準電圧発生回路、
2,21,22---2 n ······ 接動増編器、3 ·····
負荷駆動回路、10 ······ 出力場子、Q*,Q*,Q*,

代理人 弁理士 内 原 習





特開平2-70264 (6)

